第 5 阶段 · Allegro 17.4 软件入门 · 必须实操

5-07 Constraint Manager(约束管理器):PCB规则到底在哪里管理

会找到一个网络的物理与间距规则,理解对象、字段、单位和规则来源。

学习本课前,你需要知道

如果还不熟悉,可以先回看对应基础课。

软件版本:Cadence Allegro PCB Editor 17.4;已验证与待验证操作在正文分别标明。

上一课分清板外形和允许区域。这一课继续问:在这些区域里,线可以画多宽、对象要隔多远,软件从哪里知道?

快速理解 · 先找规则,不凭感觉画

Constraint(约束) 把“需要满足什么”变成可执行的要求。Constraint Manager(约束管理器) 则把这些要求集中组织起来,供设计、查看与后续检查使用。

它不是检查出错后才临时出现的窗口。设计之前就需要有合适规则,画图过程中也需要遵守它们。

本课只重点看两类:Physical(物理类约束) 与 Spacing(间距类约束)。前者可以回答线宽要求,后者可以回答两类对象之间要留多少间隔。两个问题不能互相替代。

真实17.4路径 · 先认工作表

  1. 打开教学板副本,通过 Setup → Constraints → Physical(设置 → 约束 → 物理) 进入。
  2. 在物理类别下展开 Net(网络),选择 Net → All Layers(网络 → 所有层工作表)。
  3. 查看间距时,在同一窗口切到间距类别,再选网络下面的所有层工作表。

只展开左侧分类,右侧未必已经切到目标表;同时核对选中的工作表和右侧列标题。

先找到 ADSL(本教学板的示例网络名) 这一行,读 Line Width / Min(线宽 / 最小值),再看 mil(密耳) 单位。截图显示5.00密耳,是这个示例的下限,不是所有项目应照抄的值。

间距表中的 Line To / All(线到其他对象 / 汇总列) 在此例显示5.00密耳。旁边引用的 DEFAULT(此板的默认约束集名称) 说明规则可能来自已有约束集;不能只看一个数字而忽略来源。

真实截图导览 · 一次只看一个任务

1 / 3

1 先找到分类和表格

真实17.4界面:左侧选择约束类别与工作表,右侧列出对象和规则。不要先急着输入数字。整图用于认位置,下一步再放大关键字段。

查看完整原图

左侧还实际存在 Electrical(电气类约束)。这次只知道它的位置,不展开高速、电气时序或复杂规则设置。

为什么?深入理解 · 一行、一列、一个单位

规则数值不是测量结果

最小线宽说的是“允许的下限”,不表示这条网络上每一段铜线都恰好这么宽。检查现有对象尺寸,需要回到上一节学过的对象查询。

规则要有适用对象

网络、层面和对象组合不同,要求可以不同。间距表的一列可能汇总多种对象关系;不能把一个示例值宣传成全板统一安全距离。

共享来源意味着影响范围

多个网络可能引用同一组规则。随意改公共规则可能影响不止当前一行,所以第一次练习只找、读、记,不试着批量输入数字。

主操作练习 · 在自己的练习副本中做一次

  1. 打开自己的练习副本,按已验证入口进入约束管理器。
  2. 在物理网络工作表选择一个实际存在的网络;若使用本机案例,就查本页标出的示例行。
  3. 记录网络名、当前工作表、最小线宽、单位和引用的规则名称。
  4. 到间距网络工作表找到同一网络,记录间距列名与数值。不要改值;别把不同工作表中的数字混用。

完成证据:能指出“哪一行、哪一列、什么单位、哪一组规则”,并解释这是要求而不是实测结果。

以后做 Layout 有什么用

Layout(布局布线) 中发现某段线宽或间距不合要求,先确认适用规则,再判断改几何还是核实设计要求。规则正确时,不能为了省事直接把限制放宽。

软件集中管理规则,但它不会替项目决定正确数值。来源仍应结合电路要求、制造能力与项目规范;前面讲过的受控阻抗也不能只靠随手填一个线宽实现。

看到某网络最小线宽为5.00密耳,能断定所有项目都应该按这个值画线吗?
提示

规则表回答当前设计需要满足什么,不替所有项目制定要求。

本课记住

  • 规则有集中管理中心,物理和间距回答不同问题。
  • 先认工作表和对象,再读字段、单位与引用关系。
  • 第一次只读规则;不要用改数值来掩盖设计问题。

下一课把注意力转回画布:同一次点击为何会因命令状态而产生不同结果?

来源与17.4验证范围

主要证据为本机物理与间距两张工作表截图,后续综合练习继续复用。只确认界面可见的电气分类,不冒充已逐项核验高级规则。

主要依据:本机17.4-2019 S007实际操作及配套官方文档的编辑器入门指南、用户指南。课程截图是实际采集,黄色框与中文说明为教学标注;原创练习图另行注明,不冒充软件界面。

实机使用安装示例板的副本,仅用于识别软件对象,不作为电路设计范本。具体路径与截图证据记录在项目的17.4验证清单中。

← 返回学习路线
00入门未学习
基础PCB设计与布线基础技术未学习
01PCB 基础未学习
02PCB 连接未学习
03层叠未学习
04阻抗未学习
05Allegro未学习
06封装未学习
07布局未学习
08布线未学习
09高速未学习
  • 9-15Allegro 17.4高速实操:从约束到布线、调整与检查待开放
  • 9-16Stage 9综合练习:为一版高速Layout作出有依据的判断待开放
10DFM待开放

课程准备中,开放后会显示在这里。

11项目实战待开放

课程准备中,开放后会显示在这里。

放大图示

手机可左右滑动查看。

一句话解释