第 4 阶段 · 阻抗结构与原理课 · 重点理解

4-09 第4阶段综合练习:从层叠到阻抗、反射与端接

在同一块板上逐步判断参考、结构、参数、反射和端接,形成完整检查顺序。

学习本课前,你需要知道

如果还不熟悉,可以先回看对应基础课。

本课不再加新的理论。你将用同一块四层教学板,把结构 → 阻抗 → 反射 → 端接串起来,并最后检查差分连接。

快速理解 · 先看清案例的前提

假设项目评估了信号边沿和线路传播延迟,决定按传输线分析。这不是仅凭时钟频率或固定厘米数得出的结论。

案例的 Stackup(层叠) 为:L1信号、L2地、L3电源、L4信号。L1下面的L2在本例局部连续且邻近,可作为主要 Reference Plane(参考平面)。这只是一个教学分配,不是唯一正确的四层板方案。

逐步分析PCB · 先自己判断,再查看依据

1 / 8 · 先找参考结构

本例L1信号正下方邻近哪片连续铜?只知道层名够不够?

同一四层教学板,逐步分析参考、结构、线宽变化、反射和端接前段截面 · 下图看整段连接L1 信号L2 地L3 电源L4 信号下方参考铜投影 · 不是同层铜短接驱动端接收端结构示意,不提供投产尺寸或实测波形

这只是一个四层教学分配,不是通用标准层叠。题目会逐步改变局部条件,每次先看清当前前提。

需要时回顾 · 结构与四个参数

Microstrip(微带线) 和 Stripline(带状线) 描述走线、介质与参考面的关系,不是铜材料的两种名字。本例L1属于外层结构,不因为板内还有其他铜层就成为带状线。

W(线宽)、H(到参考面的距离)、T(铜厚)、Dk(Dielectric Constant,相对介电常数) 必须配合真实层叠。其他条件不变,在前面使用的简单微带模型中:线宽增大通常降低阻抗,距离增大通常提高阻抗,铜厚增加或相对介电常数提高通常降低阻抗。

这只是带条件的趋势,不是计算器。多参数同时变化时,需要重新计算;不能把箭头相加或从图上读出精确欧姆数值。

为什么?深入理解 · 把不同问题分开,再串起来

一个目标不等于所有证据

50Ω不是沿铜线的直流电阻,也不是一根固定宽度的线。受控阻抗需要目标、结构、材料、制造和测量相互对应。

中途变化与末端变化不是同一位置

Impedance Discontinuity(阻抗不连续) 可来自中途几何突变,也可来自末端负载。本练习第7步特意先恢复均匀线路,再比较负载端端接;不能把中途反射的消失归功于远处的端接电阻。

差分要回到成对模型

加入第二根线后,除了各线对参考面的联系,还存在两线耦合。因此两个孤立50Ω不能保证成对100Ω。是否需要何种端接,也必须回到该成对连接的具体要求,不照抄这里的单端示意。

以后做 Layout 有什么用 · 形成一条检查顺序

Layout(布局布线) 时,先确认器件和接口要求,再看实际层叠与参考、适用结构和尺寸;接着检查局部突变,最后结合驱动与接收条件核对端接。

记录每一个判断的依据:边沿资料、板厂层叠、参数计算、制造约定和必要验证。不要用“看起来像标准线路”替代证据,也不要用端接去掩盖不清楚的结构。

中途线宽突变仍在,只在远处接收端加一个合适电阻,能保证所有反射都消失吗?
提示

本练习为什么先恢复中途结构,才比较末端端接?

完成自查 · 用自己的话解释

  • 电阻与特性阻抗为什么不同。
  • 边沿与传播时间为什么要一起看。
  • 微带线与带状线的结构区别。
  • 四个参数的阻抗趋势及适用条件。
  • 受控阻抗如何从设计走到制造验证。
  • 差分阻抗为什么不能直接相加孤立单端值。
  • 阻抗不连续为什么可能产生反射。
  • 源端与负载端端接分别处理什么。

能解释上述关系后,再点击页面底部“完成本课”。本页查看解析不自动完成;第4阶段九课均有完成记录后,才显示阶段完成。

来源与教学边界

【基础补充】本课解释与图示为原创。本课综合4-01~4-08已核验的模型与边界,问题与板图为原创;不增加新计算公式,不提供实板验收结论。

传输线的源端、线路与负载关系;线路端接的基本条件。图示不按真实比例,不是可直接生产的电路或封装。

← 返回学习路线
00入门未学习
基础PCB设计与布线基础技术未学习
01PCB 基础未学习
02PCB 连接未学习
03层叠未学习
04阻抗未学习
05Allegro未学习
06封装未学习
07布局未学习
08布线未学习
09高速未学习
  • 9-15Allegro 17.4高速实操:从约束到布线、调整与检查待开放
  • 9-16Stage 9综合练习:为一版高速Layout作出有依据的判断待开放
10DFM待开放

课程准备中,开放后会显示在这里。

11项目实战待开放

课程准备中,开放后会显示在这里。

放大图示

手机可左右滑动查看。

一句话解释