第 9 阶段 · 高速工程判断 · 重点理解

9-13 Termination的Layout落地:电阻接在哪里才有意义

依据端接目的检查实际引脚、电阻与线路末端的位置关系,而不只检查有无电阻。

学习本课前,你需要知道

如果还不熟悉,可以先回看对应基础课。

4-08已经学过 Termination(端接) 控制反射的基本思想。本课把它放回PCB:原理图上有一颗串联电阻,放在驱动端旁边和放在接收端旁边,能当作同一件事吗?

快速理解 · 位置属于互连结构

在已确认需要 Series Termination(串联端接) 的例子里,要从 Driver(驱动端) 的引脚追到电阻,再追到 Receiver(接收端)。电阻前后的铜各有长度,不能因为网络连通就忽略它们。

不合适的源端、线路和负载条件,可能出现 Overshoot(过冲) 与 Ringing(振铃)。图中曲线只画现象趋势;它们不是这块板的计算波形,不能据此选阻值或断言某条线一定振铃。

沿驱动端到接收端检查:电阻在互连的哪一段?
先确认:需要端接吗?是否已有内部端接?驱动端接收端所需参考与返回结构仍要连续接收端可能出现的趋势;非本板计算结果时间 →已确认需要源端串联:关注电阻前的连接驱动端接收端串联电阻让源端到电阻的连接符合设计意图所需参考与返回结构仍要连续接收端可能出现的趋势;非本板计算结果时间 →相同串联关系,实际位置却不同驱动端接收端较长的源端到电阻连接所需参考与返回结构仍要连续这段连接也参与传播,不能从原理图中忽略先回查目的、驱动方式与接收端位置不是规定所有串联器件都必须放在源端已确认需要并联端接:检查实际末端驱动端接收端末端附近短连接规定参考节点(按电路确认)不能在主干中间接电阻,又留很长末端支线接地仅是一种示意,实际接口可能要求不同参考两个电阻共同决定等效条件驱动端接收端规定电源地节点先确认接口允许这种连接方式再核对电阻组合、偏置电平、驱动能力与功耗本课不提供可以直接套用的阻值

这里假设较低输出阻抗、较高输入阻抗且传播效应显著。无合适端接时可能振铃;并不表示每一条无外部电阻的线都一定出问题,器件也可能已有内部端接。

为什么?深入理解 · 源端与末端处理的对象不同

先想电阻在做什么

当连接需要按 Transmission Line(传输线) 考虑时,Reflection(反射) 与传播距离有关。源端串联由驱动器的输出条件和外部电阻共同起作用;驱动端到电阻的连接过长,原来“在源端处理”的简化就可能不再适用。

在4-08的理想均匀线路、高输入阻抗接收端模型中,合适源端端接仍允许第一次负载反射参与末端电压建立,再处理回到源端的波。因此这里的“减小振铃”并不表示所有反射被瞬间消除。

不是看到串联电阻就搬到驱动端

某个串联器件可能承担隔离、保护或其他电路作用;先确认原理图设计意图。多接收点的 Topology(拓扑) 也不能直接照搬单接收端的串联方案,中途接收端所见波形可能不同。

末端处理还依赖回到哪里

Parallel Termination(并联端接) 要看实际线路末端和接收位置。电阻若离末端很远,新增连接可能形成 Stub(支线);接到参考节点的路径也不是理想的零长度连接。应连同输入负载、供电及返回结构一起检查。

第一次认识另一种并联网络

Thevenin Termination(戴维南端接) 利用两只电阻共同提供等效条件。它同时影响偏置电平、驱动电流和静态功耗;具体接法必须符合接口,不能凭图选择两只相同阻值。本课只认识结构,不推导等效公式。

工程应用 · 对照原理图与PCB逐项检查
  1. 确认设计是否需要外部端接、由哪一端驱动,以及是否已经启用器件内部端接。
  2. 读明电阻的电路目的与来源;核对驱动器、层叠、接收器和连接组织,不直接套固定阻值。
  3. 检查器件的实际引脚到端接之间的铜,包含焊盘、换层和分支;不是只看封装外框距离。
  4. 并联或戴维南接法还要检查所接参考节点及其短连接、电平、驱动能力与功耗。
  5. 移动电阻以后重新核对整个路径与约束;不能让端接替代中途参考连续性和几何质量。

常见误解是“有电阻就算端接完成”“电阻越大越能抑制振铃”“每个接收端都加同样电阻”。是否使用、位置及阻值,都需要明确适用条件;本课没有给出任何通用电阻数值。

本课记住

连通检查回答“接上了吗”;端接复查还要回答“处理哪一端、实际放在哪里、与什么负载和路径共同工作”。下一课整合高速互连的全部复查问题。

已经确认采用源端串联端接,但电阻移到路径中段后仍然连通,接下来应该怎样做?
提示

原理图连接关系没有显示每一段铜的传播行为。

技术依据与示意边界

亚德诺:高速信号互连支持源端、传输路径和负载需共同判断;德州仪器高速布局指南,第1.3.2节列出端接结构。本课原创趋势曲线没有电压和时间标定,也没有从某器件模型求解;真实效果需按项目验证。

← 返回学习路线
00入门未学习
基础PCB设计与布线基础技术未学习
01PCB 基础未学习
02PCB 连接未学习
03层叠未学习
04阻抗未学习
05Allegro未学习
06封装未学习
07布局未学习
08布线未学习
09高速未学习
  • 9-15Allegro 17.4高速实操:从约束到布线、调整与检查待开放
  • 9-16Stage 9综合练习:为一版高速Layout作出有依据的判断待开放
10DFM待开放

课程准备中,开放后会显示在这里。

11项目实战待开放

课程准备中,开放后会显示在这里。

放大图示

手机可左右滑动查看。

一句话解释