PCB设计与布线基础技术 · 基础交互实验 · 重点理解

foundation-10 Schematic → PCB Lab：从逻辑连接到真实铜

在同一个简单电路中逐网追踪符号、引脚、封装、焊盘、飞线、走线和过孔，验证身份与连通关系保持一致。

学习本课前，你需要知道

如果还不熟悉，可以先回看对应基础课。

上一课得到三组端点关系。现在把同一份 Schematic（原理图）放在左边，把板上实现放在右边。左边图形变成右边实体时，哪些东西会改变，哪些身份必须保持？

快速理解 · 位置会变，连接身份不能随便变

Symbol（原理图符号）的 Pin（引脚）属于指定 Net（网络）。本实验继续使用 J1 / R1 / D1 / LED / VCC / LED_A / GND（本例器件位号与网络名）；连接器提供供电接入口，电阻和发光器件构成简单负载支路。

右侧 Footprint（PCB封装）规定器件怎样落到板上，各 Pad（焊盘）要与正确编号的逻辑引脚对应。符号和封装的形状可以不同，不能仅按左右位置猜对应关系。下一课会进一步拆开封装数据。

导入关系后，Ratsnest / Airwire（飞线／未实现连接提示）提醒哪里尚未实现；随后 Trace（走线）和必要的 Via（过孔）才形成真实铜连接。模型中线条从细虚线变为粗实线，表示实现状态变化，不是网络名称改变。

操作方法：先点“下一步”走完九步；从第3步起，选择供电网、中间网或地网，观察左右对应对象如何同时高亮。再回到第6步，对照第9步说出“飞线”和“铜”分别是什么。

连接实验：从符号到铜，身份保持一致

1 / 9 · 符号

选择网络，同时追踪逻辑端与焊盘

到第3步后可逐网追踪。

先认识同一电路的J1连接器、R1电阻和D1发光器件。左图的符号只是逻辑表达，尺寸不代表实际器件外形。

为什么？深入理解 · 这一条链不能跳过编号和连通检查

第1～3步只建立符号、编号和网络。第4～5步把器件对应到封装，把逻辑引脚对应到封装中正确编号的焊盘。右侧器件位置与左侧不同，仍然必须保持J1.1连R1.1、R1.2连D1.1、D1.2连J1.2。

本教学器件D1的1脚作为阳极、2脚作为阴极；这是案例定义，不可推广到所有实际发光器件。实际封装编号、极性与器件资料必须一致。

第6步的细虚线不是铜，也不是唯一推荐路径。第7步只完成前两组顶层连接；地网还保留飞线，因此不能说整板已连通。

第8步把地网从表面焊盘经顶层铜接到过孔，再用底层铜接回J1的金属化焊盘。这个连接器焊盘有导电孔壁，能与底层铜相接；不是所有焊盘都天然能跨层。图上底层铜为了观察而投影显示，不能按顶视图误判为与顶层其他铜相碰。

第9步只说明这个简化模型的三组关系已用铜实现。它没有计算线宽、载流、制造公差或软件设计规则，也不是可下载投产的板文件。真实设计还要检查约束、工艺和功能要求，飞线消失不能代替这些检查。

工程应用 · 用同一方法检查自己的板

这个流程不要求先学完软件操作。第2阶段深入网络与对象，第6阶段制作封装，第8阶段进行真实布线。本实验训练的是从逻辑到实体的追踪，不规定唯一走线路径。

第7步前两组网络已经变成实线，但地网仍是细虚线，能否说三组关系已全部实现？不能；还要完成地网的实际铜连接并核对目标层与焊盘能；只要右边已有一些铜，剩下的飞线就会自动变成铜能；地符号会替代板上的返回导体

提示

逐网追踪，不用“已经有铜了”代表所有网络都完成。

资料依据与示意边界

依据用户提供《印制电路板（PCB）设计基础》（Christopher T. Robertson著、刘雷波译）印刷第5～8、54～57、108～118页作原创解释。图示不按比例，不是软件截图；教材历史工艺数值不作为本课制造规则。