第 5 阶段 · Allegro 17.4 软件入门 · 必须实操

5-09 DRC Browser:软件怎么告诉我哪里违反了设计规则

能从真实违规记录比较实际状态与要求,定位几何问题,并理解修设计而非放宽规则清零。

学习本课前,你需要知道

如果还不熟悉,可以先回看对应基础课。

软件版本:Cadence Allegro PCB Editor 17.4;已验证与待验证操作在正文分别标明。

上一课学会先看命令状态。这一课接着看一次错误操作的后果:对象移动了,软件凭什么说它不合规则?

快速理解 · 检查设计是否满足正确规则

DRC(Design Rule Check,设计规则检查) 把实际设计与规则进行比较。通过 Display → Status(显示 → 状态窗口) 可以先看检查是否更新、还有多少未完成连接,而不是只找一个红色图标。

本机使用 Update DRC(更新设计规则检查) 后读取 Up To Date / Out Of Date(已更新 / 未更新)。曾经出现“错误数量为0、但结果未更新”的状态,所以不能只看到0就宣布检查通过。

真实截图导览 · 一次只看一个任务

1 / 5

1 正常副本:先确认检查结果有效

正常教学副本检查后为0个错误,未布线连接也为0。此图采自恢复后的同一正常状态;不是另造的界面。先看Up To Date,再看数量。

查看完整原图

把报告读懂 · 不只看一个标记

在已产生错误的实验副本中,通过 Tools → DRC Browser(工具 → 设计规则检查浏览器) 打开记录。此次依次展开 Spacing → SMD Pin To → Thru Via(间距 → 表贴引脚到 → 通孔过孔),可看到4条相关记录。本课取其中一条分析,不逐项处理整板所有错误。

这条记录的 Actual Value / OVERLAP(实际值 / 重叠) 表示焊盘与过孔的相关几何已经重叠。右侧 Required(要求值,按含义称呼) 列显示8 MIL / mil(密耳)。实际已经重叠,当然不满足所要求的正间距。

这两个字段是在比较“现在是什么”与“应该满足什么”。8密耳来自当前示例的有效约束,不是课程凭空编出的数字,也不能推广成所有对象的通用距离。

点击这一行的 DRC Location(违规位置) 后,画布定位到 DRC Marker(规则违规标记) 附近。再看标记周围真实铜对象,才能把“规则 → 记录 → 标记 → 几何问题”连起来。

这次错误移动 U23(教学器件位号) 后,状态窗口的 DRC errors / Shorting errors(规则错误 / 短路错误统计) 分别显示42和27;Unrouted connections(未布线连接) 为10。一处误操作可能同时影响几何和连接,不能只消除眼前一个标记就认定设计恢复了。

真实恢复过程 · 恢复原副本,不改规则

  1. 这次错误由教学中的不当移动造成,原副本在移动前已经检查通过。
  2. 用 File → Open(文件 → 打开),在保存询问中放弃本次实验改动,重新载入未被覆盖的原教学副本,恢复原几何与连接。这是本次实际采用的恢复方式,不是逐条修完42项。
  3. 重新执行检查,确认结果已更新;规则错误、短路错误、未布线连接均回到0。

实机在后续检查之后曾出现撤销不可用,因此本课没有声称“任何时候按一次撤销都能恢复”。没有原副本时,应先保留当前文件,再逐项确认修复方法。

为什么?深入理解 · 零错误能说明什么

它说明有限范围内的检查结果

检查只能覆盖已定义、已启用且软件能判断的规则。功能不符合需求、器件选错或不合理的电源方案,不一定靠这些规则自动发现。

规则和几何要分别判断

同一个违规可能来自真实几何错误,也可能来自不符合项目要求的规则配置。应先核对规则来源,再核对对象与位置。本例的已知原因就是移动错误,不需要靠改规则解决。

定位不是修复,隐藏也不是修复

点击位置链接只是找到问题,隐藏标记只是改变显示。即使看不到标记,也应重新检查并确认状态;显示控制不会让重叠的铜自动分开。

主操作练习 · 在自己的练习副本中做一次

  1. 先在本页按顺序看完整案例,不必自行再制造一次复杂错误。
  2. 记录一条违规的对象组合、实际状态和要求值;指出截图中它们的位置。
  3. 在自己的练习副本中打开状态窗口并更新检查。若存在对应错误,可按本课浏览器入口查看记录和定位;没有错误时,不要求强行找出标记。
  4. 对照本案例说明为什么应恢复几何。若自行做过实验,使用另存的原副本恢复,再检查错误数量、更新状态与连接统计。

完成证据:能解释“重叠为什么不满足8密耳要求”,并说清楚本例恢复的是设计,而不是把规则改松。

以后做 Layout 有什么用

Layout(布局布线) 检查不应停在“有红标记”。把错误类型、对象、位置、实际状态与适用规则记录下来,修正后重查,才能判断问题是否真正解决。

保留原文件和修改记录,可以避免错误实验覆盖已有正确设计。检查为0只是工程审查的一部分,不是交付正确性的全部证明。

原副本正常,移动U23后出现重叠,而既有间距规则仍正确。应该怎么做?
提示

本例中变化的是器件位置,已知规则没有变错。

本课记住

  • 先确认结果已更新,再读错误与连接统计。
  • 记录中的实际状态、要求值和位置,要对应到真实对象。
  • 恢复错误几何后重查;零错误不等于功能全部正确。

下一课把打开、查看、选择、规则和检查串成一次完整的入门巡检。

来源与17.4验证范围

8密耳、重叠、42项错误及恢复后0均来自真实截图。正常状态图片复用于基线说明与恢复结果,不伪造两个时刻的新截图;仅原副本恢复与重新检查属于本次核实的修复闭环。

主要依据:本机17.4-2019 S007实际操作及配套官方文档的编辑器入门指南、用户指南。课程截图是实际采集,黄色框与中文说明为教学标注;原创练习图另行注明,不冒充软件界面。

实机使用安装示例板的副本,仅用于识别软件对象,不作为电路设计范本。具体路径与截图证据记录在项目的17.4验证清单中。

← 返回学习路线
00入门未学习
基础PCB设计与布线基础技术未学习
01PCB 基础未学习
02PCB 连接未学习
03层叠未学习
04阻抗未学习
05Allegro未学习
06封装未学习
07布局未学习
08布线未学习
09高速未学习
  • 9-15Allegro 17.4高速实操:从约束到布线、调整与检查待开放
  • 9-16Stage 9综合练习:为一版高速Layout作出有依据的判断待开放
10DFM待开放

课程准备中,开放后会显示在这里。

11项目实战待开放

课程准备中,开放后会显示在这里。

放大图示

手机可左右滑动查看。

一句话解释