第 7 阶段 · 布局原理 · 重点理解
7-07 Clock / Crystal（时钟 / 晶振）：为什么要靠近相关引脚
沿相关引脚、晶体及配套电容理解紧凑的局部时钟连接。
正在浏览其他课程，保存的学习位置保持不变。回到当前学习 →
上一课看局部供电回路，现在看同一控制板的时钟区。晶体只是接到两个引脚，为什么不能放在板上任意空位？
快速理解 · 先找到相关引脚
Clock（时钟） 提供运行节奏。本课使用 Crystal（石英晶体，常口语称晶振） 与芯片内部电路共同形成时钟的示例；带电源、能输出时钟的有源振荡器是另一种器件，不能直接套用本图。
部分芯片把相关引脚标为 OSC_IN / OSC_OUT（振荡输入 / 输出端）。本例另有两颗 Load Capacitor（负载电容），分别连接到地；实际是否外置及其容量，应查具体器件资料。
先找控制器的两个相关引脚，再切换远近位置。观察晶体的两条连接与电容返回，而不是只看晶体外壳。
通常应把晶体及配套器件安排在相关引脚附近，连接短而清楚，并照顾电容返回。不要让其他强活动电路的连接穿过这片局部区域。
为什么？深入理解 · 连接结构也参与电路
不是逻辑接对就结束
焊盘与走线会带来额外的电容、电感；拉长连接或扩大连接所包围的区域，会改变实际电路条件，并增加受到附近变化信号影响的机会。这里先建立布局直觉，不计算振荡器参数。
检查整组关系
晶体靠近芯片中心，却离相关引脚很远，仍可能需要绕行。电容只靠近晶体但地端绕远，也不等于整组连接紧凑。因此要沿引脚、晶体、配套元件和返回结构逐段看。
短不是唯一要求
还要留出制造装配空间，并遵守指定器件的参考布局。某些芯片对周边铜和地连接有专门建议；这些不能推广成所有板统一切地、统一挖铜的规则。
以后做 Layout 有什么用 · 确认依据，再安排位置
- 查 Datasheet（数据手册），确认实际使用的是外部晶体还是其他时钟源，以及对应引脚。
- 按厂商推荐关系准备配套器件，不给全部芯片套同一电容数值。
- 把相关连接安排紧凑，检查返回和周边干扰源，同时满足装配空间。
- 对照厂商硬件设计指南核对局部参考布局；位置看起来合理仍需后续电气验证。
下一课把视线移回外部接口，观察保护器件应怎样组织路径。
提示
图中真正连接的是引脚，不是芯片中心。
应减少不必要绕行并核对器件专用建议；不能仅凭外观距离判断。
原理依据与范围
芯片厂商振荡器设计指南，第7节支持相关器件靠近、连接简短和关注局部环境的原则。本课不照搬某一型号的电容值、周边铜或专门接地方案。